Synopsys, Inc. gab eine umfassende EDA- und IP-Kooperation mit TSMC für Advanced Node Designs bekannt, die in einer Reihe von KI-, High-Performance-Computing- und Mobile-Designs zum Einsatz kommen. Zu den neuesten Kooperationen gehört ein gemeinsam optimierter Photonic IC Flow, der die Anwendung der Silizium-Photonik-Technologie bei der Suche nach mehr Energie, Leistung und Transistordichte adressiert. Synopsys betonte auch das Vertrauen der Industrie in seine digitalen und analogen Design-Flows, die für TSMC N3/N3P und N2 Prozesstechnologien produktionsreif sind.

Die beiden Unternehmen arbeiten gemeinsam an KI-gesteuerten Flows der nächsten Generation, einschließlich Synopsys DSO.ai, für Designproduktivität und -optimierung. Darüber hinaus entwickelt Synopsys ein breites Portfolio an Foundation und Interface IP auf TSMC N2/N2P. In einer damit verbundenen Ankündigung stellten Keysight, Synopsys und Ansys einen neuen integrierten Migrationsfluss für Hochfrequenzdesigns (RF) vom N16-Prozess von TSMC auf die N6RF+-Technologie vor.

Zertifizierte digitale und analoge Flows auf Advanced Nodes Die produktionsreifen digitalen und analogen Design-Flows von Synopsys für die N3P- und N2-Prozesstechnologien von TSMC wurden bereits in einer Reihe von KI-, High-Performance-Computing- und mobilen Designs eingesetzt. Der KI-gesteuerte analoge Design-Migrationsfluss ermöglicht eine schnelle Migration von einem Prozessknoten zum anderen. Für die Migration von TSMC N5 zu N3E steht ein neuer Flow zur Verfügung, der die etablierten Flows von Synopsys für TSMC N4P zu N3E und N3E zu N2 Prozesse ergänzt.

Darüber hinaus sind interoperable Process Design Kits (iPDKs) und Synopsys IC Validator Physical Verification Runsets für Design-Teams verfügbar, um Designs effizient auf fortschrittliche TSMC-Prozesstechnologien umzustellen. Synopsys IC Validator ermöglicht die physikalische Abnahme des gesamten Chips, um die zunehmende Komplexität der physikalischen Verifikationsregeln zu bewältigen. Synopsys IC Validator ist jetzt für TSMC N2 und N3P Prozesstechnologien zertifiziert.

Schnellere Datenübertragung für Multi-Die-Designs mit photonischen ICs Das hohe Datenverarbeitungsvolumen für das KI-Training erfordert latenzarme, energieeffiziente und bandbreitenstarke Verbindungen, was den Einsatz von optischen Transceivern und Near-/Co-Packaged-Optik unter Verwendung der Silizium-Photonik-Technologie fördert. Synopsys und TSMC entwickeln durchgängige elektronische und photonische Multi-Die-Flow-Lösungen für die Compact Universal Photonic Engine (COUPE) Technologie von TSMC, um die Systemleistung und -funktion zu verbessern. Dieser Fluss umfasst das Design photonischer ICs mit Synopsys OptoCompiler und die Integration mit elektrischen ICs unter Verwendung von Synopsys 3DIC Compiler und Ansys Multiphysik-Analysetechnologien.

Schnellere Markteinführung mit breitem IP-Portfolio N2 und N2P Synopsys entwickelt ein breites Portfolio an Foundation- und Interface-IP für die TSMC N2- und N2P-Prozesstechnologien, um einen schnelleren Erfolg auf dem Silizium für komplexe KI, Hochleistungsrechner und mobile SoCs zu ermöglichen. Hochwertige PHY IP auf N2 und N2P, einschließlich UCIe, HBM4/3e, 3DIO, PCIe 7.x/6.x, MIPI C/D-PHY und M-PHY, USB, DDR5 MR-DIMM und LPDDR6/5x, ermöglicht es Entwicklern, von den PPA-Verbesserungen der fortschrittlichsten Prozessknoten von TSMC zu profitieren. Darüber hinaus bietet Synopsys ein Silizium-erprobtes Foundation- und Interface-IP-Portfolio für TSMC N3P, einschließlich 224G Ethernet, UCIe, MIPI C/D-PHY und M-PHY, USB/DisplayPort und eUSB2, LPDDR5x, DDR5 und PCIe 6.x, mit DDR5 MR-DIMM in Entwicklung.

Synopsys IP für fortschrittliche TSMC-Prozesse wurde von Dutzenden führender Unternehmen übernommen, um ihre Entwicklungszeit zu beschleunigen.