GBT Technologies Inc. hat eine Bekanntmachung über die Veröffentlichung seiner EDA-Patentanmeldung für die Zuverlässigkeitsprüfung und Autokorrektur von Mikrochips erhalten, die den internen Projekt-Codenamen Epsilon trägt. Da die Fertigungsknoten für integrierte Schaltkreise (ICs) ständig verkleinert werden, sehen sich Entwicklungsfirmen mit einem breiten Spektrum komplexer Herausforderungen im Bereich der elektrischen Zuverlässigkeit konfrontiert, die von den Gesetzen der Physik bestimmt wird. Hochleistungscomputersysteme erfordern optimale elektrische und thermische Eigenschaften, um die Zuverlässigkeit, Konsistenz und Genauigkeit der verarbeiteten Daten zu gewährleisten.

Fortschrittliche integrierte Schaltkreise sind das Herzstück dieser Systeme und müssen mit einem hohen Maß an Zuverlässigkeit funktionieren. Insbesondere in den Bereichen Medizin, Luftfahrt, Transport, Datenspeicherung und Kommunikation ist die Zuverlässigkeit von Mikrochips zu einem entscheidenden Faktor geworden. Die Epsilon-Patentanmeldung des Unternehmens stellt innovative Methoden und Systeme vor, die sich mit der Physik fortgeschrittener Halbleiterknoten befassen, um ein hohes Maß an Zuverlässigkeit, ein optimales thermisches Design, einen geringeren Stromverbrauch und eine hohe Leistung zu gewährleisten.

Die Technologie wurde entwickelt, um das Layout eines ICs mit Hilfe von Algorithmen des maschinellen Lernens zu analysieren und elektrische Zuverlässigkeitsmängel zu identifizieren. Die Patentanmeldung beschreibt die Erkennung und automatische Korrektur dieser Zuverlässigkeitsprobleme bereits in der Designphase des ICs. Neuronale Netze werden die Datenanalyse, Identifizierung und Kategorisierung durchführen und Schlussfolgerungen für die automatische Korrektur des IC-Layouts ziehen.

Ziel dieser Technologie ist es, IC-Designern zu ermöglichen, Schaltungen effizienter und in Echtzeit zu analysieren und zu korrigieren und elektrische Probleme bereits während der Designphase zu erkennen. Das Ziel dieser Technologie ist es, die elektrische und energetische Analyse des Mikrochips in den frühen Entwicklungsphasen zu optimieren, um potenzielle Fehler zu identifizieren und eine sofortige Lösung zu finden, die theoretisch Wochen bis Monate an Entwicklungszeit einsparen kann.